Mis vahe on CISCil ja RISCil?


Vastus 1:

RISC on tavaliselt registritesse / registritesse laadimise ladu. Üldiselt kasutatakse kolme registrit, näiteks ADD R1 = R2 + R3, laadimine ja salvestamine võib olla erand, kui juhises kasutatakse ainult kahte registrit.

CISC võimaldab arvutamist mäluaadresside väärtustega, ilma et oleks vaja neid kõigepealt registritesse viia. Sellel võib olla ka keerukamaid adresseerimisrežiime, võimaldades aadresside loomiseks ühte registrit mitmele.

CISC on üldiselt kaheoperandiline, nt nt ADD-l on sama registrit (või mäluaadressi), mida kasutatakse sihtkoha jaoks, kuid sama, mida kasutatakse ka ühe allika jaoks.

See oli suur asi ning RISC juhtmega ja CISC, kasutades mikrokoode.

Nüüd on CISC-i jaoks mikroarhitektuur vähemalt x86 (kui mitte kõik kasutatavad CISC-id, mis tähendab, et IBM suurarvutab ainsana allesjäänud CISC-i; erandiks võivad olla mikrokontrollerid), jaotab juhised mikropesadeks (mikro / RISC-taolised toimingud), mis võivad ajastada väljapoole - erinevalt originaalsest mikrokoodist.

RISC võib seda isegi teha, nt uuem ARM (alguses ei teinud), seega on erinevused väiksemad kui vanasti.

Algsel ARM-il polnud täisarvu jagamise käsku, kuna see oli liiga keeruline, rääkimata ujukoma jaoks. Nüüd on RIS-i vähendatud [keerukus] R jaoks vähem kohaldatav, kuna ujukoma on olemuselt keeruline ja kõik peamised RISC-protsessorid toetavad isegi ruutjuure ja trigonomeetria juhiseid.


Vastus 2:

CISC on optimeeritud tegema võimalikult palju tööd etteantud suuruse järgi. Selle põhjuseks on asjaolu, et CPU-del polnud sel ajal vahemälu ja juhiste lugemine mälust võtaks mitu tsüklit, nii et keerukate, paljude olekumuudatustega juhend ei olnud probleem, kui see oli kompaktne.

RISC on optimeeritud nende protsessorite jaoks, millel * on * käsu vahemälu ja mis muudavad pudelikaela: vahemälud annavad teile iga tsükli korral hõlpsalt 64 ja 128 bitti andmeid - seni, kuni see on joondatud. Kui sõltuvust pole, saate äkki käivitada ühe või isegi 2 juhist tsükli kohta, nii et puhtad juhised, mis põhjustavad ainult ühe oleku muutuse, muutuvad kiiremaks.


Vastus 3:

CISC on optimeeritud tegema võimalikult palju tööd etteantud suuruse järgi. Selle põhjuseks on asjaolu, et CPU-del polnud sel ajal vahemälu ja juhiste lugemine mälust võtaks mitu tsüklit, nii et keerukate, paljude olekumuudatustega juhend ei olnud probleem, kui see oli kompaktne.

RISC on optimeeritud nende protsessorite jaoks, millel * on * käsu vahemälu ja mis muudavad pudelikaela: vahemälud annavad teile iga tsükli korral hõlpsalt 64 ja 128 bitti andmeid - seni, kuni see on joondatud. Kui sõltuvust pole, saate äkki käivitada ühe või isegi 2 juhist tsükli kohta, nii et puhtad juhised, mis põhjustavad ainult ühe oleku muutuse, muutuvad kiiremaks.